米アルテラ、3.125Gbpsトランシーバー内蔵のFPGA『Stratix GX』を発表

米アルテラ社は4日(現地時間)、“FPGA”(※1)に3.125Gbpsトランシーバーを搭載した新製品『Stratix GX』を発表した。正式発表に先立ち、日本アルテラ(株)は1日、同社が開催したプライベートショー“ALTERA PLD WORLD”で新製品記者発表会を行なった。

『Stratix GX』

『Stratix GX』は、主にストレージ機器や通信機器などのバックプレーンインターフェースやチップ間のインターフェースをターゲットに開発された製品。米アルテラのFPGA『Stratix』のアーキテクチャーをベースに、3.125Gbpsトランシーバーや、クロックとチャネル間、および複数のチャネル間で発生するタイミングの変動(スキュー)を調整する“DPA”(Dynamic Phase Allignment)専用回路を採用している。

記者発表会で最初に挨拶した、日本アルテラ代表取締役社長の日隈寛和氏は、米アルテラと台湾TSMC(Taiwan Semiconductor Manufacturing Company)との技術協力関係について、300mmウエハーの採用や0.13μmプロセスによる製造技術など、『Stratix GX』に用いられている技術を協力して開発していることを紹介した。

日本アルテラ(株)代表取締役社長の日隈寛和氏

続いて、米アルテラのプロダクト・プランニング バイスプレジデントであるロバート・ブレイク(Robert Blake)氏が、『Stratix GX』について紹介した。

米アルテラ社プロダクト・プランニング バイスプレジデントのロバート・ブレイク氏

ブレイク氏はまず、バックプレーン向けトランシーバー市場が今後も成長傾向にあることを紹介。同氏によると、このような高速I/Oが必要となる分野では、0.13μmプロセスでASIC(特定用途向けIC)やASSP(特定用途向け汎用IC)を新たに開発すると、開発コスト負担が大きく、損益分岐点が非常に高くなるという。ビジネスとして成立させるには、ASICやASSCを大量生産しなければならず、リスクが大きくなるため、高速I/Oが必要となる分野では、トランシーバーを集積したFPGAが最適なソリューションになると語った。

0.13μmプロセスでデバイスを開発した場合の、製品数と生涯売上高の関係

『Stratix GX』の製品ラインアップは、顧客のニーズを反映し、ロジックエレメント数1万570個から4万1250個までの以下7種類になる。最初に出荷されるのはロジックエレメント数2万5660個の製品群で、2003年第1四半期に出荷される予定。

また、ブレイク氏は他社の競合製品との比較データについても紹介した。米ザイリンクス社の『Virtex-II Pro』や、米ラティスセミコンダクター社の『ORCA』と比較し、消費電力が少ない点をアピールした。

他社製品との比較データ

『Stratix GX』向けのデザインソフトウェアは、現在販売されている『Quartus IIバージョン2.1デザイン・ソフトウェア』に追加する『Stratix GXデザイン・キット』が提供される。現在ベータ版を一部の顧客に提供し、検証を行なっているという。

• 米アルテラ (http://www.altera.com/)
• 日本アルテラ(株) (http://www.altera.co.jp/)
• 【関連記事】米アルテラと台湾TSMC、0.13μmの全銅配線PLD『APEX II EP2A70』を出荷 (http://ascii24.com/news/i/tech/article/2...)
• 【関連記事】アルテラ、RISCベースのエンベデッドプロセッサーコアを発表。MIPS社およびARM社ともライセンスを締結。来年にはPowerPCのコアも (http://ascii24.com/news/i/tech/article/2...)

(編集部 阿蘇直樹)